gesponsertReferenz-Design für Siliziumkarbid Isolierte 6-W-Hilfsversorgung für SiC-MOSFET- & IGBT-Gate-Treiber

Gesponsert von

Würth Elektronik eiSos GmbH & Co. KG

Um das richtige Ansteuern von SiC-Transistoren geht es in diesem Technologieartikel. Detailliert beschreiben die Autoren das Realisieren am Beispiel zweier Referenz-Designs (unipolar und bipolar).

Die Siliziumkarbid-Technologie (SiC) wird zunehmend als Leistungsschalter im Mittel- und Hochspannungsbereich (typischerweise über 300 V) eingesetzt. Die hohe Schaltgeschwindigkeit von SiC-MOSFETs, ihr geringer Durchlasswiderstand und ihr ausgezeichnetes thermisches Verhalten (Leitfähigkeit und Stabilität) sind einige der Hauptvorteile gegenüber ihren Pendants auf Siliziumbasis. SiC-Bauelemente beginnen daher, siliziumbasierte Bauelemente wie IGBTs (Insulated Gate Bipolar Transistors) und Leistungs-MOSFETs in Bereichen wie Elektromobilität, Industrieantriebe und erneuerbare Energien zu ersetzen.

Die erforderliche Spannung an den Gate-Source-Anschlüssen eines SiC-MOSFET liegt in der Regel im Bereich von +15 bis +20 V für vollständiges Einschalten und 0 bis –5 V für robustes Ausschalten. Man beachte, dass eine negative Spannung typischerweise für einen schnelleren Abschaltübergang sorgt und den Baustein zuverlässig abschaltet, um ein unerwünschtes Einschalten zu verhindern, das durch parasitäres Resonanzschwingen oder den Miller-Effekt in hart geschalteten Halbbrückenanwendungen verursacht wird. Dies wird durch die sehr hohe Spannungsänderung dv/dt verursacht, die bei schnellen Schaltvorgängen an den Anschlüssen des Bauelements entsteht. Eine bipolare isolierte Hilfsspannung liefert daher eine positive und eine negative Spannung. Einige SiC-Transistoren benötigen stattdessen eine unipolare Spannung, und ein zuverlässiges Abschalten bei hohen Schaltgeschwindigkeiten kann auf andere Weise gewährleistet werden, z.B. durch eine aktive Miller-Klemmspannung. Für beide Versionen, bipolar und unipolar, hat Würth Elektronik eigene Referenz-Designs entwickelt.

Gate-Treiber, SiC-MOSFET und Hilfsstromversorgung

Eine isolierte Hilfsstromversorgung mit geringer Leistung, typischerweise eine Flyback-, Push-Pull- oder Halbbrückentopologie, liefert den Gate-Treiberspannungspegel und die Leistung, die zum Ein- und Ausschalten des SiC-Bauelements erforderlich ist, zusätzlich zur galvanischen Isolierung zwischen der Hochspannungs- und der Niederspannungsseite. Die Isolierung ist nicht nur erforderlich, um die einschlägigen Sicherheitsnormen zu erfüllen, sondern auch, um die elektrischen Störungen durch Kopplung zwischen Primär- und Sekundärseite des Wandlers zu reduzieren und somit die EMV sowie die Stabilität der Gate-Treibersteuerung zu verbessern. Der Transformator in der Hilfsversorgung erfüllt diese Hauptaufgabe. Was die Gate-Treiberstufe betrifft, so wird in der Regel ein isoliertes Gate-Treiber-IC mit einer Ausgangstransistorstufe in Push-Pull-/Totem-Pole-Konfiguration verwendet, um die Gate-Source-Spannung des SiC-Bauelements mit einem Controller anzusteuern. Der Systemanschluss ist in den Bildern 1 und 2 dargestellt.

Es ist zu beachten, dass auch alternative Schaltungstopologien möglich sind, z.B. die Verwendung einer externen Push-Pull-Stufe mit diskreten MOSFETs für eine höhere Spitzenstromstärke oder die Verwendung eines nicht isolierten Gate-Treiber-IC sowie eines digitalen Isolators oder Optokopplers, der die galvanische Isolierung des PWM-Steuersignals gewährleistet. In all diesen Fällen ändert sich der Anschluss an die Hilfsversorgung nicht gegenüber der Darstellung in den Bildern 1 und 2.

Es ist auch wichtig zu erwähnen, dass einige SiC-Bauelemente über einen zusätzlichen Kelvin-Pin S' für den Source-Anschluss verfügen, wie im Schaltplan dargestellt. Diese Verbindung bietet einen eigenen Gate-Source-Pfad für den Gate-Treiberstrom, der nicht mit dem Laststrom der über den Source-Anschluss „geteilt“ wird. Dadurch werden Probleme durch die parasitäre Induktivität des Source-Anschlusses bei schnellen Schaltvorgängen vermieden, die dadurch entstehen, dass das hohe dI/dt des Leistungsschleifenstroms einen Spannungsabfall über der parasitären Source-Induktivität verursacht. Die isolierte Masse der Hilfs-Stromversorgung (RTN) muss mit dieser Klemme verbunden werden.

Bipolar contra unipolar: eine Gegenüberstellung

Eine Halbbrückenkonfiguration ist ein Grundelement vieler geschalteter Leistungswandler (Bild 3 links), in der ein High-Side- und ein Low-Side-SiC-MOSFET-Baustein abwechselnd schalten. Jeder Transistor hat in der Regel eine eigene Hilfsstromversorgung und eine Gate-Treiberschaltung.

Wenn der High-Side-SiC-Transistor eingeschaltet wird, ist der komplementäre Low-Side-SiC-Transistor bereits ausgeschaltet, da eine Totzeitregelung zum Einsatz kommt. Bei der Totzeit handelt es sich um ein kurzes Zeitfenster während der Schaltvorgänge, in dem beide Bauelemente ausgeschaltet bleiben, um ein Durchschlagen (shoot-through) oder eine Querleitung zu verhindern. Ohne Totzeit passiert dies aufgrund des physikalischen Effekts beim Abbau der Ladungsträger im Transistor selbst, sowie einer Ausbreitungsverzögerung des Steuersignals im Gate-Treiber und durch parasitäres Überschwingen. In Abhängigkeit des Transistorstroms und dessen Parametern, wie der gesamten Gate-Kapazität C_gs ist eine jeweils passende Totzeit einzustellen. Während dieser Totzeit hält die Body-Diode des Low-Side-Transistors (oder eine externe antiparallele Diode) den Strom in der Schleife am Fließen.

Beim Einschalten des High-Side-Transistors bewirkt das hohe dV/dt, dass ein sofortiger Verlagerungsstrom durch die Gate-Drain-Kapazität C_gd in den Gate-Kreis des Bauelements fließt (Bild 3 und Bild 4).

Die gesamten Transistor-Eingangsimpedanzen nähern sich bei hochfrequenten Oberwellen der Impedanz von C_gs an, sodass C_gd und C_gs einen wirksamen kapazitiven Teiler bilden. Daher sollte C_gs wesentlich höher sein als C_gd, um zu verhindern, dass der an Gate-Source erzeugte Spannungsstoß die Schwellenspannung des Bauelements übersteigt und so durch den Miller-Effekt einen Shoot-Through-Effekt auslöst.

Bipolare Variante und Miller-Effekt

In Bild 4 links ist ein Beispiel für den Miller-Effekt für den Low-Side-Transistor einer Halbbrückenkonfiguration dargestellt, wenn der High-Side-Transistor eingeschaltet wird. Indem die Gate-Source-Verbindung auf einer negativen Spannung gehalten wird, ergibt sich ein größerer Spielraum zur Einschaltschwellenspannung (V_th) des SiC-MOSFET.

Dieser zusätzliche Spielraum kann dazu beitragen, unerwünschtes Einschalten aufgrund des Miller-Effekts und/oder parasitären Überschwingens während der sehr schnellen Schaltübergänge zu verhindern und darüber hinaus die Schaltgeschwindigkeit zu erhöhen. Es ist zu beachten, dass in bestimmten Fällen, z.B. bei Soft-Switching-Anwendungen oder bei Verwendung eines Gate-Treiber-ICs mit aktiver Miller-Klemmung, eine negative Spannung möglicherweise nicht unbedingt erforderlich ist.

Unipolare Variante und aktive Miller-Klemmung

Solche unerwünschten Einschaltvorgänge treten nicht immer auf, da die Stärke des Miller-Effekts und die Amplitude des Resonanzschwingens, neben den elektrischen Parametern des MOSFETs auch von verschiedenen Faktoren wie der Schaltgeschwindigkeit, den parasitären Elementen oder dem Leiterplattenlayout abhängen. Wenn jedoch ein unerwünschtes Einschalten beobachtet wird, gibt es mehrere Lösungen. Falls aufgrund bestimmter Systemanforderungen nur eine unipolare Gate-Treiberspannung verwendet werden kann, könnte eine aktive Miller-Klemmung das Problem lösen.

Die aktive Miller-Klemmung besteht in ihrer einfachsten Form aus einem Transistor, der direkt über die Gate- und Source-Anschlüsse des SiC-Bauelements verbunden ist, und einer einfachen Steuerschaltung (Bild 5 rechts).

Die Miller-Klemmung kann entweder extern mit diskreten Bauelementen oder durch Verwendung eines Gate-Treiber-IC mit integrierter aktiver Klemmschaltung realisiert werden. Das Funktionsprinzip ist einfach: Die Steuerschaltung „überwacht“ die Gate-Source-Spannung und schaltet den Klemmtransistor ein, wenn sie während des Ausschaltvorgangs unter einen Schwellenwert fällt. Auf diese Weise wird ein sehr niederohmiger Pfad für den Miller-Strom bereitgestellt, da der Transistor parallel zu Z_gs geschaltet ist und im Idealfall die parasitären Elemente an den Gate-Source-Anschlüssen überbrückt und somit der größte Teil des durch das hohe dv/dt verursachten Miller-Stroms abgeleitet wird. Dies trägt dazu bei, die Amplitude des Gate-Source-Spannungsanstiegs und des parasitären Überschwingens zu verringern, was wiederum dazu beiträgt, ein unerwünschtes Auftreten des Miller-Effekts zu vermeiden. Dem PCB-Layout kommt eine entscheidende Rolle zu: der Klemmtransistor sollte so nah wie möglich am Gate-Anschluss direkt am SiC-Transistor-Gehäuse platziert und mit sehr kurzen Leiterbahnen direkt angeschlossen werden. Lange Leiterbahnen können die Wirksamkeit der Miller-Klemmschaltung aufgrund der zusätzlichen Induktivität im Nebenschlusspfad leicht beeinträchtigen.

Hilfsversorgung und Ausgangsleistung

Während der Schaltvorgänge des SiC-MOSFET wird Leistung im Gate-Stromschleifenwiderstand verbraucht, da Strom fließt, um die Gate-Kapazität des Bauelements auf die positiven und negativen Spannungspegel zu laden und zu entladen, um das Gate ein- bzw. auszuschalten. Die Hilfsspannung des Gate-Treibers muss diese Leistung zur Verfügung stellen, die von der Gate-Spannung, der Schaltfrequenz und der gesamten Gate-Ladung des SiC-MOSFET abhängt. Dazu gilt die Gleichung

P=Q_g•f_SW•ΔV_gs

In der Gleichung bedeuten: Q_g=Gesamt-Gate-Ladung des SiC-Transistors für ΔV_gs (siehe Kurve Q_g gegen V_gs im Datenblatt des SiC-Transistors), f_sw=Schaltfrequenz des SiC-Transistors, ∆V_gs=Gate-Source-Spannung bei Vollaussteuerung (z.B. für V_dd=+15 V und V_ee=–4 V, dann ist ΔV_gs=19 V). Zu beachten: V_ee=0 V für unipolare Ansteuerung.

Bei einigen isolierten Gate-Treiber-ICs wird die Endstufenschaltung direkt von der Hilfsversorgung gespeist. Ihre zusätzliche geschätzte Leistungsaufnahme sollte zu dem zuvor berechneten Leistungsbudget für den Gate-Treiber addiert werden.

Die Stromschleifen der Bipolar-Variante

In Bild 6 ist zu sehen, wie beim Einschalten die +V_dd-Schiene die erforderliche Ladung (Q_g) an die Gate-Kapazität (C_g) liefert, und beim Ausschalten entlädt sich C_g über die –V_ee-Schiene. Es ist zu beachten, dass in einer vollen Schaltperiode die gleiche Menge an Ladung zur und von der Gate-Kapazität C_g fließt, was zum gleichen durchschnittlichen Strom auf jeder Schiene führt.

Für das Beispiel mit V_dd= +15 V, V_ee=–4 V und 6 W Ausgangsleistung, die von der Hilfsversorgung bereitgestellt wird, beträgt der maximale Durchschnittsstrom auf jeder Schiene etwa 320 mA. Der Leistungsbeitrag jeder Schiene zu den gesamten 6 W ist unterschiedlich: 4,8 W von der +15-V-Schiene und 1,2 W von der –4-V-Schiene.

Die Stromschleifen der Unipolar-Variante

In Bild 7 ist zu sehen, wie beim Einschalten die +V_dd-Schiene die Gate-Kapazität des SiC-Transistors (C_g) über den High-Side-Transistor der Push-Pull-Stufe des Gate-Treiber-ICs auflädt. Beim Ausschalten entlädt sich C_g über den Low-Side-Transistor.

Für das Beispiel mit V_dd=+15 V und einer Ausgangsleistung von 6 W, die von der Hilfsspannung geliefert wird, würde der maximale durchschnittliche Strom in der Ausgangsschiene etwa 400 mA betragen.

In beiden Fällen verbrauchen die äquivalenten Gate-Widerstände R_on und R_off jeweils die Hälfte der Gate-Ansteuerungsleistung, unabhängig von ihrem Wert (z.B. bei 4 W Gate-Ansteuerungsleistung jeweils 2 W). Zu beachten ist, dass R_on und R_off nicht nur durch externe diskrete Widerstände bestimmt werden, sondern auch durch parasitäre Widerstände des SiC-Transistors sowie durch Durchlasswiderstände der Push-Pull-Transistoren in der Gate-Treiber-IC-Ausgangsstufe, die in vielen Fällen nicht zu vernachlässigen sind.

Parasitäre Kapazität der Isolationsbarriere und CMTI

CMTI ist das Akronym für 'Common-mode Transient Immunity' (Gleichtakt-Transientenimmunität) und wird in kV/µs oder V/ns gemessen. Sie gibt die maximale Änderungsrate der Spannung (dv/dt) an, die über die Isolationsbarriere des Gate-Treibersystems toleriert werden kann, bevor eine Fehlfunktion auftritt, die zum Verlust der Kontrolle über den SiC-Transistor und zum unregelmäßigen Verhalten des Systems führt. Der CMTI-Wert hängt direkt vom Wert der parasitären Kapazität über der Isolationsbarriere ab.

Die auf dem Markt befindlichen isolierten Gate-Treiber-ICs verwenden verschiedene Techniken zur Übertragung der Steuersignalinformationen über die Isolationsbarriere (d.h. kapazitive Kopplung, magnetische Kopplung, optische Kopplung usw.). Bei der Hilfsstromversorgung wird die Energie über das Magnetfeld mit Hilfe eines Transformators übertragen. In beiden Fällen gibt es eine parasitäre Kapazität an der Isolationsbarriere, die im Falle der Hilfsstromversorgung der Kapazität des Transformators zwischen den Wicklungen entspricht. Im vorangegangenen Beispiel der Halbbrückenkonfiguration verursacht das sehr hohe dv/dt, das während des Schaltübergangs erzeugt wird, zusätzliche Probleme. Neben einem Überschwingen und dem Auftreten des Miller-Effekts beim Einschalten spielen auch Verlagerungsströme durch die parasitäre Kapazität der Isolationsbarriere der High-Side-Gate-Treiberschaltung zwischen der Hochspannungsseite und der Niederspannungsseite eine Rolle. Auf der Niederspannungsseite befinden sich der Controller und andere empfindliche Schaltungsteile. Der erzeugte Verlagerungsstrom i_c(t) über die gesamte parasitäre Kapazität der Isolationsbarriere C_pt wird durch nachfolgende Gleichung angenähert:

i_C(t)=C_pt•dv_ps/dt

Ein zu hoher Verlagerungsstrom kann verschiedene Probleme im System verursachen. Zusätzlich zur Verzerrung und Verzögerung von Steuersignalen ist auch ein Kontrollverlust über den SiC-Transistor aufgrund eines unberechenbaren Verhaltens möglich, das durch hohe Gleichtaktsignale verursacht wird, die den Controller belasten. Je niedriger die parasitäre Kapazität der Isolationsbarriere ausfällt, desto niedriger ist der erzeugte Verlagerungsstrom für einen eingestellten dv/dt-Wert. Da eine hohe Schaltgeschwindigkeit einer der Hauptvorteile von SiC-Transistoren ist, sollte die parasitäre Kapazität über der Isolationsbarriere (Transformatorwicklungskapazität und isolierter Gate-Treiber-IC) in solchen Anwendungen sehr niedrig sein (Bild 8).

Die WE-AGDT-Transformer-Serie von Würth Elektronik weist eine sehr niedrige Wicklungskapazität von bis hinab zu 6,8 pF auf, was dem Gate-Treibersystem hilft, CMTI-Nennwerte von über 100 kV/µs zu erreichen.

Optimierte Transformatoren

Würth Elektronik hat eine neue Transformator-Serie WE-AGDT, deren Eigenschaften für den Einsatz in PSR-Sperrwandler-Referenz-Designs zur Ansteuerung von Hochleistungs-SiC-MOSFET-Bauelementen optimiert wurden und die die am häufigsten benötigten Gate-Treiberspannungen liefert (Bild 9, Bild 10 und Bild 11).

Die Suche nach einer optimalen Betriebsbedingung für den Wandler, um die kleinste Transformatorgröße und gleichzeitig einen hohen Wirkungsgrad, ein gutes thermisches Verhalten und die Einhaltung der relevanten Sicherheitsstandards zu erreichen, waren die wichtigsten Entwicklungsziele. Die Transformatoren WE-AGDT 750318131, 750319496 und 750319497 zeichnen sich durch einen sehr kompakten EP7-Aufbau, 4 kV Isolationsspannung, Überspannungskategorie II, Verschmutzungsgrad 2, vollisolierte Leitungen (FIW) und Kriech-/Luftstrecken gemäß den Normen IEC62368-1 und IEC61558-2-16 aus. Außerdem entsprechen sie der Norm AEC-Q200.

Zwei optimierte Referenz-Designs

Zwei Referenz-Designs (Bild 12) stellen äußerst kompakte Hilfsstromversorgungen mit einer kombinierten Ausgangsleistung von bis zu 6 W dar. Das bipolare Design RD001 bietet drei verschiedene isolierte bipolare Ausgangsspannungen: +15 V/–4 V, +19 V/-4 V und +20 V/–5 V, während die unipolare Version RD002 zwischen +15 V und +20 V einstellbare Ausgangsspannungen bietet und dabei einen Eingangsspannungsbereich von 9 bis 18 V abdeckt.

Das Design ist für die Ansteuerung von diskreten Hochspannungs-SiC-MOSFETs und IGBTs sowie von Leistungsmodulen in Hochleistungsumrichtern optimiert und kann leicht in ein Gate-Treibersystem integriert werden. Die extrem niedrige Zwischenwicklungskapazität der WE-AGDT-Transformatoren von bis hinab zu 6,8 pF trägt zu einer hohen CMTI-Bewertung (Common-Mode Transient Immunity) bei. Dies ermöglicht hohe Schaltgeschwindigkeiten, die zu einer Steigerung des Wirkungsgrads und der Leistungsdichte führen können, wie sie in zunehmendem Maße in zukunftsweisenden Anwendungen in den Bereichen Elektromobilität, erneuerbare Energien oder Industrieautomation benötigt werden.

Abschließend zusammengefasst die Schlüsselmerkmale der Referenz-Designs RD001 (bipolar) und RD002 (unipolar) mit Transformatoren der WE-AGDT-Serie:

• geringe Größe,

• (Variante A: 27 mm x 14 mm x 14 mm) (Variante B: 40 mm x 14 mm x 13 mm),

• 4-kV-Primär-Sekundär-Isolation,

• nur etwa 7 pF parasitäre Kapazität ermöglicht hohen CMTI,

• PSR-Sperrwandler-Topologie mit LT8302 (ADI Power by Linear),

• Last-/Leitungsregelung weniger als 1% typisch,

• bis zu 88% Spitzenwirkungsgrad (86% bei 6 W),

• Standard- und AEC-Q-qualifizierte Bestückungsvarianten,

• zwei PCB-Layout-Varianten (2-Layer und 4-Layer).

Weitere Informationen finden Sie hier

Entwicklerforum Leistungselektronik

Chips, Tipps und Tools für effiziente Leistungselektronikentwicklung

Am 18. Oktober 2022 wird in Würzburg erstmals das Entwicklerforum Leistungselektronik stattfinden. Den Eröffnungsvortrag hält Dr. Martin Schulz, Global Principal Application Engineer bei Littelfuse Europe. Das Entwicklerforum ist eine von insgesamt sechs Themenkonferenzen am 18. und 19. Oktober 2022 mit gemeinsamer Ausstellung rund um die Leistungselektronik. Der fachspezifische Kern betrifft alle Anwendungsfelder von Komponenten, Schaltungsentwurf, Anwendung, Energieerzeugung, Energietransport, Stromversorgung bis hin zur Antriebselektronik, E-Mobility und dem Power Management. Was macht die Referenz-Designs von Würth aktuell so einzigartig? Darüber informiert Andreas Nadler (Field Application Engineer bei Würth Elektronik eiSos) auf dem Entwicklerforum Leistungselektronik am 18.10.2022. Sein Vortrag: Herangehensweise & Entwicklung der aktuell am Markt besten SiC Gate Drive Auxillary Supply für Leistungen oberhalb von 3 W. Was sind die besonderen Herausforderungen in der Entwicklung? Worin liegen jeweils die Vor- & Nachteile der Topologien Flyback, PushPull oder LLC? Lernziel: Stolpersteine im Layout und Bauteilauswahl erkennen, EMV und Effizienz auf bestmögliches Niveau heben. Nutzen Sie den fachlichen Branchen-Austausch untereinander, diskutieren Sie die vorgestellten Best-Practice-Beispiele.

Hier informieren

(ID:48523791)