SiC-MOSFET Bis zu 98,5% Wirkungsgrad durch vierte MOSFET-Generation

ROHMs SiC-MOSFETs der 4. Generation erreichen bis zu 50 % geringere Schaltverluste sowie einen um 40 % niedrigeren Durchlasswiderstand, ohne die Kurzschlussfestigkeit zu beeinträchtigen. Der Artikel stellt ein kompaktes Evaluierungskit vor, welches die hohe Leistungsfähigkeit dieser SiC-MOSFETs in einer modernen Totem-Pole-PFC-Schaltung demonstriert.

Neben den wichtigsten Leistungskennzahlen, einschließlich Wirkungsgrad, erläutert der Beitrag einige Design-Herausforderungen der vorliegenden Topologie und wie diesen begegnet wurde, um eine Leistungsfaktor-Korrektur (PFC, Power Factor Correction) mit universellem Eingang zu erhalten. Durch die Verfügbarkeit von Wide-Bandgap-Halbleitern mit hochleistungsstarken Body-Dioden wird die Totem-Pole-PFC-Topologie (TP-PFC) immer bedeutender. Ihr Hauptvorteil gegenüber der herkömmlichen Boost-PFC lässt sich folgendermaßen beschreiben: Sie eliminiert die Niederfrequenz-Gleichrichtung und den mit dem Durchlassverlust eines 50-Hz-Gleichrichters verbundenen Leistungsverlust. Auf diese Weise können Wirkungsgrade von über 98% erreicht werden. Bei Verwendung einer geeigneten Sekundärstufe mit ähnlichem Wirkungsgrad, lässt sich sogar der angestrebte Wirkungsgrad von 80+Titanium erreichen.

Bild 1 zeigt das Evaluierungskit (EVK). Es implementiert die TP-PFC mit einem Nenneingangsstrom von 16 A sowie die in der Tabelle gezeigten Design-Spezifikationen. Die wichtigsten Bauteile sind im Bild hervorgehoben. Zusätzlich zu den SiC-MOSFETs der vierten Generation enthält das Design auch Silizium-SJ-MOSFETs sowie die Gate-Treiber BM61S41/BM61M41 und andere Komponenten von ROHM, wie den Shunt-Widerstand und Flyback-Schalt-regler-IC in der Hilfsstromversorgung.

Hoher Wirkungsgrad erfüllt die Effizienzanforderungen

Die Leistung des Evaluierungskits wird in den nachfolgenden Diagrammen (Bild 3) veranschaulicht. Sie zeigen den gemessenen Wirkungsgrad und den erreichten Eingangsleistungsfaktor – sowohl bei einer Wechselspannung von 230 V als auch bei 115 V. Zum Wirkungsgrad ist anzumerken, dass dieser die gesamte Leistungsaufnahme der Hilfsstromversorgungen für die Gate-Treiber, die Mess- und Regelungselektronik und den Kühllüfter umfasst. Es ist zu erkennen, dass der erforderliche Leistungsfaktor >0,95 bei 20% Last ist. Wird die PFC-Schaltung mit einer DC/DC-Stufe mit entsprechend hohem Wirkungsgrad kombiniert, kann das Design auch die Effizienzanforderungen von 80+Titanium erfüllen.

Die folgenden Abschnitte erörtern, wie dieses Design entwickelt und bestimmte schwierige Hürden dieser Topologie bewältigt wurden. Zu diesen Herausforderungen gehören: Ermittlung der richtigen Einstellungen für Länge von Sperrzeiten und Totzeit, sicheres automatisches Hochfahren mit der Netzeingangsspannung, sanfter Start rund um den AC-Nulldurchgang zur Minimierung von Stromspitzen. Vorab werden die wesentlichen Merkmale der vierten SiC-MOSFET-Generation skizziert.

Das Besondere an den SiC-MOSFETs der vierten Generation

Diese neuen SiC-MOSFETs haben im Vergleich zu den SiC-MOSFETs der dritten Generation einen reduzierten Durchlasswiderstand pro Flächeneinheit um 40%. Diese Reduzierung wird ohne Einbußen bei der Kurzschlussfestigkeit erreicht. Das macht die neuen Bauelemente sehr leistungsfähig und robust. Darüber hinaus sind die Schaltverluste in den SiC-MOSFETs der vierten Generation aufgrund einer drastisch reduzierten parasitären Gate-Drain-Kapazität C_GD um 50% geringer als in der dritten Halbleiter-Generation. Diese Verbesserung führt zu einem höheren Umwandlungswirkungsgrad.

Im Gegensatz zur 18-V-Gate-Source-Spannung V_GS, die bei den SiC-MOSFETs der dritten Generation und früheren Versionen erforderlich war, unterstützen die neuen Produkte für die Ansteuerung des Gates einen flexibleren Gate-Spannungsbereich von 15 bis 18 V. Darüber hinaus können die SiC-MOSFETs der vierten Generation aufgrund der geringeren parasitären Kapazität C_GD und damit des kleineren Verhältnisses von C_GS zu C_GD mit nur 0 V sicher ausgeschaltet werden. Dabei kommt es nicht zu parasitärem Einschalten, das durch ein hohes dV_DS/dt verursacht werden kann. Die Gate-Treiberschaltung kann somit vereinfacht werden, da die Notwendigkeit einer negativen Vorspannung für das Ausschalten entfällt.

Die Tabelle zeigt die 750-V- und 1200-V-SiC-MOSFETs der vierten Generation. Diese Bauelemente sind in den Gehäusevarianten TO-247N und TO-247-4L zur Durchsteck-Montage sowie in der SMD-Version TO-263-7L erhältlich. Die Automotive-Qualifizierung ist für alle mit einem Stern (*) gekennzeichneten Bauelemente geplant.

Das Einstellen der Austastungs- und Totzeit

Bei der Einstellung der PWM-Steuerung müssen die mit der AC-Nulldurchgangserkennung verbundenen Ungenauigkeiten sowie die parasitären Elemente der MOSFETs berücksichtigt werden. Im TP-PFC-EVK wurde um den AC-Nulldurchgang eine Sperrzeit von 50 µs eingefügt. Um ein Durchschießen zu verhindern, werden die vier Schalter kurz vor dem Nulldurchgang ausgeschaltet, entweder von positiv nach negativ oder von negativ nach positiv. Während dieser Zeit ist der Regelkreis „eingefroren“. Auf diese Weise wird verhindert, dass der Integrator-Aufbau eine unerwünschte hohe Stromspitze verursacht, indem er beim nächsten Einschalten einen großen PWM-Impuls anlegt. Eine kurze Sperrzeit ermöglicht eine bessere Kontrollierbarkeit der Stromkurve, einen geringeren Klirrfaktor und einen relativ höheren Wirkungsgrad. Die minimale Sperrzeit wird jedoch durch die Abtastrate des Reglers und die Netzfrequenz begrenzt.

Zusätzlich zur Sperrzeit um den AC-Nulldurchgang muss eine geeignete Totzeit zwischen den Steuerbefehlen der komplementären SiC-MOSFETs eingestellt werden. Laut Datenblatt des Gate-Treibers BM61S41 beträgt die Laufzeitverzögerung maximal 65 ns. Addiert man weitere 10 ns für die PWM-Ausbreitungsfehlanpassung hinzu, ergibt sich eine absolute Mindesttotzeit von 75 ns. Um die Aus- und Einschaltverzögerungen der SiC-MOSFETs zu berücksichtigen und einen gewissen Spielraum zu haben, wurde die Totzeit für diese Baugruppe auf 150 ns festgelegt. Natürlich muss sie für jedes Design bewertet werden. Sie wird auch durch die Auswahl der Ein- und Ausschalt-Gate-Widerstände beeinflusst.

Automatischer Start an einem universellen Netzeingang

Das TP-PFC-Evaluierungskit ist mit einem PTC-Widerstand für die Vorladung in Kombination mit einem Bypass-Relais ausgestattet. Beim Einschalten werden das Relais ausgeschaltet und die Kondensatoren durch den PTC bis zu einem sicheren Schwellenwert vorgeladen, bevor das Relais eingeschaltet und der Umrichter in Betrieb genommen wird. Dadurch wird eine Beschädigung des Stromkreises durch hohe Einschaltströme verhindert. Das Evaluierungskit wurde über den gesamten Eingangsbereich (85 bis 265 V_AC) getestet und hat sich für einen automatischen Start selbst bei 265 V_AC als geeignet erwiesen. Durch den implementierten Second Order Generalized Integrator - Frequency Locked Loop (SOGI-FLL) kann dieses EVK auch Drifts in der Netzfrequenz von 50±3 Hz oder 60±3 Hz verfolgen und erkennen.

Maßnahmen zur Minimierung von Stromspitzen nach AC-Nulldurchgang

Bei der TP-PFC-Topologie ist die Schaltfolge der MOSFETs von entscheidender Bedeutung. Werden die Herausforderungen bei der Steuerung eines TP-PFC nicht verstanden und beachtet, kann dies zu unsachgemäßem Betrieb, unerwarteten EMI-Problemen oder sogar zum Ausfall der Leistungskomponenten führen. Das häufigste Problem bei dieser Topologie ist das Auftreten von Stromspitzen im AC-Nulldurchgang. Diese werden hauptsächlich durch den parasitären Ausgangskondensator C_OSS und die damit verbundene Sperrverzögerungsladung Q_rr der netzfrequenzgeschalteten MOSFETs verursacht, die nur beim AC-Nulldurchgang ihren Zustand ändern.

Funktionsweise und Nutzen des Soft-Starts der MOSFETs

Im TP-PFC-Evaluierungskit von ROHM wird nach jedem AC-Nulldurchgang eine Soft-Start-Sequenz implementiert. Diese beinhaltet eine rampenförmige Erhöhung des Tastverhältnisses der Hochfrequenz-SiC-MOSFETs (Q2, Q4) und eine Feinsteuerung für das Einschalten der Niederfrequenz-Si-SJ-MOSFETs. Durch die Implementierung des Soft-Starts wurden die Stromspitzen deutlich reduziert. Die Schaltsequenz des implementierten MOSFET zeigt Bild 6.

Die MOSFETs Q2 und Q4 sind komplementär geschaltet. Während des negativen Halbzyklus ist MOSFET Q2 der aktive Schalter, der durch das berechnete Tastverhältnis D gesteuert wird. Während dieser Zeit arbeitet MOSFET Q4 im synchronen Gleichrichtungsmodus mit einem Tastverhältnis von 1-D. Zu beachten ist, dass MOSFET Q1 nur mit der Netzfrequenz geschaltet wird und während des gesamten negativen Halbzyklus eingeschaltet bleibt, um einen niederohmigen Rückkanal zum Netz zu schaffen. Während des positiven Halbzyklus kehrt sich der Betrieb wieder um, und die High-Side- sowie Low-Side-MOSFETs der einzelnen Zweige tauschen ihre Funktion.

Wenn die Eingangsspannung unmittelbar nach dem Nulldurchgang des Wechselstroms ihre Polarität von einem negativen zu einem positiven Halbzyklus ändert, setzt die Soft-Start-Sequenz von MOSFET Q4 ein. Diese Sequenz besteht darin, dass die Impulsbreite um einen definierten Faktor erhöht wird, sodass die Einschaltzeit dieses MOSFETs schrittweise von 0% auf 100% des berechneten D-Zyklus steigt. Dabei erholt sich MOSFET Q1 vollständig in umgekehrter Richtung und die V_DS von Q3 sinkt auf Masse. Auf diese Weise wird die positive Stromspitze eliminiert, die durch die langsame Erholung von Q1 und die hohe V_DS-Spannung am MOSFET Q3 verursacht wird.

Da die Wechselspannung direkt nach dem Nulldurchgang sehr niedrig und die Induktivität bereits auf die DC-Busspannung aufgeladen ist, fließt ein großer negativer Rückstrom durch die Induktivität zurück zum Netz. Dies führt zu einer hohen negativen Stromspitze beim Einschalten des Synchron-MOSFETs Q2, selbst bei einem Tastverhältnis von 1-D. Um diese negative Spitze auf nahezu Null zu reduzieren, wird der Soft-Start auch auf den Synchron-MOSFET Q2 angewandt, sobald Q4 den vollen D-Zyklus erreicht. Gleichzeitig mit dem Soft-Start von Q2 muss Q3 eingeschaltet werden, um den Strompfad zurück zum Netz bereitzustellen. Eine hohe negative Stromspitze tritt auch beim AC-Nulldurchgang auf, wenn MOSFET Q3 zu spät eingeschaltet wird, nachdem der Soft-Start von Q2 abgeschlossen ist.

Interessante Ergebnisse der Evaluierung

Bild 7 zeigt den Verlauf des Eingangsstroms um den AC-Nulldurchgang mit und ohne Soft-Start. Der Term 1-D ist beim ersten Einschalten von Q2 sehr klein. Er wird noch kleiner und tendiert gegen Null, wenn er mit den Soft-Start-Faktoren multipliziert wird. Je nach verwendetem Gate-Treiber kann Q2 einige PWM-Zyklen lang ausgeschaltet bleiben, bis der Term 1-D größer wird als die minimale PWM-Einschaltzeit des Gate-Treibers (Bild 6). Dies führt bei jedem AC-Nulldurchgang zu einer verbleibenden, aber sehr kleinen positiven und negativen Stromspitze.

Die im vorigen Abschnitt erläuterte Steuerungssequenz der MOSFETs wurde im 3,6-kW-TP-PFC-EVK implementiert und getestet. Die Testergebnisse zeigen, dass ohne diese Steuerungsmethode sowohl negative als auch positive Stromspitzen vorhanden sind. Die Anwendung des Soft-Starts auf aktive als auch auf synchrone MOSFETs sowie das Einschalten der Niederfrequenz-MOSFETs zum richtigen Zeitpunkt hat zu besseren Stromkurven und einem wesentlich geringeren Klirrfaktor geführt.  

(ID:48649023)